最新微型计算机原理与应用课件PPT课件 35页

'微型计算机原理与应用课件 本教案内容第6章存储器设计1.存储器分类及主要技术指标2.常用存储器芯片介绍3.扩展存储器设计扩展位字节扩展字节和位扩展存储器地址译码扩展存储器接口电路设计总线负载能力 译码电路设计方法1（用74LS138专用译码器码）A19A18A17A16MEMWA15A14MEMR片选信号A1374LS138+5VG1Y0G2AY1G2BY2Y3CY4BY5AY6Y76.3扩展存储器设计 译码电路设计方法2（用门电路译码）≥1≥1＆片选信号6.3扩展存储器设计 MOVAX,0400HMOVDS,AXMOVBX,0000HMOVCX,8*1024MOVAL,55HNEXT1:MOV[BX],ALCMP[BX],ALJNZERRORINCBXLOOPNEXT1⑶编写程序实现对此存储器区域进行自检6.3扩展存储器设计 MOVBX,0000HMOVAL,0AAHNEXT2:MOV[BX],ALCMP[BX],ALJNZERRORINCBXLOOPNEXT2ERROR:………6.3扩展存储器设计 6.3扩展存储器设计8086系统中存储器的组成6．扩展存储器接口电路设计8086CPU同8088CPU一样，也有20条地址总线，其寻址能力达1MB。不同之处是8086CPU数据总线是16位的，与8086CPU对应的1MB存储空间可分为两个512kB(524288B)的存储体。其中一个存储体由奇地址的存储单元(高字节)组成，另一个存储体由偶地址的存储单元(低字节)组成。前者称为奇地址的存储体，后者称为偶地址的存储体。 6.3扩展存储器设计8086系统中存储器的组成 6.3扩展存储器设计例6.6在8086最小方式系统中，利用2片Intel6264构成连续的RAM存储区域，起始地址为00000H，求可用的最高RAM地址，并利用74LS155设计译码电路，画出此RAM电路与8086最小方式系统的连接图。 6.3扩展存储器设计解：Intel6264的存储容量为8k×8，因此由2片Intel6264构成连续的RAM存储区域的总容量为2×8kB＝16kB=04000H，其可用的最高RAM地址为：00000H＋04000H－1＝03FFFH由于8086系统有16位数据总线，因此应将存储器模块分成两组：奇片和偶片，然后通过译码电路产生片选信号。 RAM电路与8086最小方式系统的连接 6.3扩展存储器设计器总线竞争的概念负载的计算①直流负载的估算②交流负载的估算(3)(2)(1)7．CPU总线负载能力 器板内数据总线驱动与控制电路的设计板内双向数据总线驱动是必需的，其驱动器的控制一定要保证避免发生数据总线的竞争。避免发生竞争的原则就是只有当CPU读本插件板的数据时，才允许通向系统数据总线的三态门导通。其他任何时刻，这些三态门必须呈现高阻状态。作为微机系统设计者，若要设计一块插在总线上的插件板，只要满足上述原则，就可以避免总线竞争，设计出适用的插件板。6.3扩展存储器设计 器☆例：若要在PC/XT总线上扩展内存，地址为A4000H—A4FFFH，试设计该内存扩展(卡)插件板的板内数据总线驱动与控制电路。6.3扩展存储器设计 器A19A18A17A16A15A14A13A12A11A10A9~A010100100000…010100100111…1板外寻址插件板板内存储器地址范围≈≈高位不变地址部分，去参加译码，作74LS245的数据有效选通信号E4K地址分析6.3扩展存储器设计 器板内数据总线驱动与控制电路的设计插件板板内方系统总线（CPU）方.6.3扩展存储器设计 第二章微型机应用系统的总线器板内数据总线驱动与控制电路的设计插件板板内方系统总线（CPU）方.板内数据总线驱动器控制电路 器内存板板内双向数据总线驱动器需要仔细进行控制，防止总线竞争发生。要防止总线竞争应做好以下三件事：牢记防止总线竞争的原则。A.只有当CPU读板内内存单元时，驱动器指向系统总线的三态门才允许导通；☆B.只有当CPU写板内内存单元时，驱动器指向板内的三态门是导通的；C.当CPU不去寻址板内内存时，驱动器两边均处于高阻状态。6.3扩展存储器设计 器分析板内内存地址的特征。通过对板内内存地址的分析，找出规律，即地址特征。根据地址特征画出总线驱动及控制电路。数据总线双向驱动器（74LS245）的E数据有效信号（及控制电路）的设计方法是：根据分配给插件板板内内存的地址范围，分析其特征，找出高位地址不变部分，对高位不变地址进行译码。译码时，所有为1的地址相与非，所有0地址相或。译码时，/MEMR、/MEMW相与参加译码。/MEMR/MEMW6.3扩展存储器设计 器插件板的板内既有内存，也有I/O接口（端口）☆例：在PC／XT总线上扩展一块插件板，板内的内存地址为E0000H----EFFFFH。板内的I/O接口地址为2A0H----2BFH，试画出该插件板板内数据总线驱动与控制电路。6.3扩展存储器设计 器地址分析:插件板板内存储器地址范围(E0000H----EFFFFH)插件板板内存储器地址范围64KBA19A18A17A16A15A14A13A12A11A10A9~A011100000000…01110≈≈1111111…1板外寻址高位不变地址部分，去参加译码6.3扩展存储器设计 器画出在该例题中，插件板板内内存64KB地址范围的存储器地址译码控制电路只有该或门输出低电平有效信号，才允许CPU读／写板内内存。6.3扩展存储器设计 器地址分析:插件板板内I/O地址范围(2A0H----2BFH)A9A8A7A6A5A4A3A2A1A01010100000B10101≈≈高位不变地址部分，去参加译码，0000111111插件板板内I/O地址范围板外寻址32B6.3扩展存储器设计 器画出在该例题中，插件板板内I/O32B地址范围的I/O地址译码控制电路只有该或门输出低电平有效信号，才允许CPU读／写板内I/O。6.3扩展存储器设计 器在插件板的板内既有内存，也有I/O接口时，设计插件板板内数据总线驱动的控制电路，既要考虑板内存储器的地址范围，也要考虑板内I/O的地址范围。只有该或门输出低电平有效信号，才允许CPU读／写板内存储器或者I/O端口。存储器地址范围E0000H----EFFFFHI/O地址范围2A0H----2BFH6.3扩展存储器设计 该例题中的插件板板内数据总线驱动电路系统总线（CPU）方插件板板内方注意驱动器方向的控制6.3扩展存储器设计 该例题中的插件板板内数据总线驱动与控制电路系统总线（CPU）方插件板板内方6.3扩展存储器设计 作业6.86.96.106.12 '