触发器与时序逻辑电路教学课件PPT 94页

'武汉工程大学电工教研室第10章触发器与时序逻辑电路返回 10.1双稳态触发器10.2寄存器10.3计数器10.4单稳态触发器10.5多谐振荡器目录 时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关，具有记忆功能。触发器是时序逻辑电路的基本单元组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。概述返回 触发器按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。双稳态触发器中又包含RS触发器、JK触发器、D触发器和T触发器等。10.1双稳态触发器返回 10.1.1RS触发器1.基本RS触发器&G1&G2由两个与非门交叉连接而成QQ返回 0110110010不变不定Q&G1&G2QQ返回 输入SD=0,RD=1时若原状态：10101011输出变为：&G1&G2返回 输入SD=0,RD=1时若原状态：00110101输出保持：&G1&G2返回 时，触发器原状态若为“0”，则新状态为“1”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本RS触发器都输出“1”，所谓“置位”状态。返回 时考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位”状态。直接复位端（RESET）直接置位端（SET）低电平有效返回 输入RD=1,SD=1时若原状态：10111001输出保持原状态：&G1&G2返回 输入RD=1,SD=1时若原状态：01110110输出保持原状态：&G1&G2返回 结论时，触发器原状态若为“0”，则新状态为“0”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本RS触发器输出都保持原状态不变。返回 输入RD=0,SD=0时0011输出全是1与逻辑功能相矛盾且当同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。&G1&G2返回 结论输入RD=0,SD=0时，基本RS触发器的输出不定，属于禁止出现的状态。基本RS触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制。返回 图形符号低电平有效QQ返回 2.可控RS触发器（时钟RS触发器）&c&d&a&bC时钟信号直接复位端直接置位端返回 注意（直接复位端）和（直接置位端）可以不受时钟信号的控制直接给输出复位（输出0）或置位（输出1）。一般用于在开始工作时设定初始工作状态，而在工作过程中一般不使用。因为它们都是低电平有效的信号，所以不用时应接高电平。返回 &c&d&a&bCC=0及R=S=0时011触发器保持原态返回 C=1，R=0、S=1时1&c&d&a&bC0110110新状态是1返回 C=1，R=1、S=0时1&c&d&a&bC1001011新状态是0返回 C=1，R=1、S=1时1&c&d&a&bC1100111新状态不定返回 逻辑功能表Qn+1---第n+1个时钟脉冲到来后的新状态Qn---第n+1个时钟脉冲到来之前的原状态返回 逻辑符号SRCQQ返回 例：画出RS触发器的输出波形。CRSQSetReset使输出全为1C撤去后状态不定返回 可控RS触发器的计数功能工作原理100101110假设Q=010来一个时钟翻转一次&c&d&a&bC返回 可控RS触发器的空翻现象10010111010&c&d&a&bC若C一直是高电平Q的状态会不断翻转，产生空翻现象。返回 结论1.可控RS触发器输出的变化发生在C信号高电平期间.2.除了具有置位、复位和保持功能之外，还可对输入的时钟脉冲进行计数。但是对时钟脉冲的宽度（高电平期间）要求比较苛刻。3.仍存在禁止状态（R=S=1）。返回 10.1.2JK触发器从触发器主触发器QQQQCCJKSRRDSD1由两个可控RS触发器和一个非门构成返回 SDRDJKC逻辑符号逻辑状态表J0011K0101Qn+1Qn+101QnQQ返回 从触发器主触发器QQQQCJKSRRDSD1C=0011SRC=0时，若主触发器输出为0，01则从触发器输出也为0。返回 若主触发器输出为1，则从触发器输出也为1从触发器主触发器QQQQCJKSRRDSD1C=0101SR10返回 在C=0期间，从触发器与主触发器状态一致。结论返回 从触发器主触发器QQQQCJKSRRDSD1逻辑功能分析(1)J=1,K=1Q=0C=00111101SRC=0,主触发器状态不变从触发器状态也不变且与主触发器状态相同，01返回 从触发器主触发器QQQQCJKSRRDSD1C=10111100SR10C=1主触发器输出Q从0变为1,从触发器不变.返回 从触发器主触发器QQQQCJKSRRDSD1C=01110SR101C=0主触发器输出不变,从触发器输出变为1,与主触发器状态相同。1001返回 主从结构的jk触发器在c=1时，先把信号存在主触发器中。在C从1下跳为0时，从触发器输出发生状态翻转或保持原状态不变，即下降沿触发。从触发器主触发器QQQQCJKSRRDSD1C=10111100SR10J=K=1时,每来一个时钟脉冲输出状态变化一次.即所谓“计数”状态.返回 (2)J=0,K=0由于主触发器的R=S=0,所以主触发器的输出状态永远不会变化,从触发器的输出状态也不会发生变化,触发器此时为“不变”状态.返回 （3）J=1，K=0从触发器主触发器QQQQCJKSRRDSD1C=110100SR100设原状态为“0”1当C=1时,主触发器先翻转为“1”，然后当C=0时，从触发器在由0翻转为1。返回 从触发器主触发器QQCSRRDSD1C=110100SR01若原状态为1，则主触发器因S=0，R=0，C=1时，主触发器输出不变，所以C=0时，从触发器状态也不变。01即不管原状态如何，当J=1，K=0时，时钟脉冲过后的新状态为1。返回 （4）J=0，K=1考虑到电路的对称性，可以知道无论原状态如何，下一个状态一定是0。返回 cJKQ时序图返回 10.1.3D触发器DCRDSDQQ返回 逻辑功能表D01Qn+101返回 &e&f&c&d&a&bDCP设原态Q=0并设D=11C=0期间，c、d被锁，输出为1。00110返回 1c=1、d=1反馈到a、b的输入，a、b输出为0、1。001111010&e&f&c&d&a&bDCP返回 C正沿到达时c、d开启，使c=1，d=0。11110110Q翻转为101&e&f&c&d&a&bDC返回 C正沿过后，d=0将c封锁,并使b=1，维持d=0。11001因此以后C=1期间D的变化不影响输出。001&e&f&c&d&a&bDC返回 10.1.5触发器逻辑功能的转换1.JK触发器转换为D触发器DSDRDJKCQQ1DnQn+10011返回 2.JK触发器转换为T触发器SDRDJKCQQTTQn+10Qn1Qn返回 CDQQ3.D触发器转换为触发器每来一个脉冲Q翻转一次返回 10.2寄存器用于存放参与运算的数据和运算结果数码的输入方式有并行和串行之分,输出也有并行和串行之分。返回 并行输入、并行输出：数码从各输入、输出端同时输入、输出。串行输入、串行输出：数码从一个输入、输出端逐位输入、输出。返回 10.2.1数码寄存器取出清零寄存1&&1&&1&&QQQQ2Q1101SDRD010101101Q0并行输入/输出的数码寄存器返回 d3d2d1d0DQ寄存清零RDQ3Q2Q1Q0由D触发器构成的并行输入/输出数码寄存器RDRDRDDDDQQQ返回 10.2.2移位寄存器即可存放数码又可在移位脉冲控制下依次移动位置.QQJKJKKKJJD数码输入RD清零移位脉冲CQ3Q2Q1Q0由JK触发器组成的四位移位寄存器返回 移位寄存器的状态表(设寄存的二进制数为“1011”）CQ3Q2Q1Q000000清零10001左移一位20010左移二位30101左移三位41011左移四位移位过程返回 存放的二进制数码1011随时钟脉冲从高位到低位依次串行输入到数据输入端。输出数据时，既可从最高位触发器输出端在移位脉冲控制下依次串行输出，也可以从四个触发器的输出端同时并行输出。显而易见，并行工作方式的速度较快，但需要的输入输出端子数相应较多。返回 由D触发器组成的并行、串行输入/串行输出的移位寄存器&&&&串行输出d3d0d1d2并行输入寄存移位脉冲C清零SDSDSDSDRDRDRDRDQ3Q2Q1Q0DDDD串行输入返回 10.3计数器基本逻辑功能:计数器能够累计输入时钟脉冲的个数10.3.1二进制计数器计数器的输出码按照二进制加法或减法的规律变化,如二进制加法计数器,其规律是“逢二进一”。一个触发器可以表示一位二进制数，如要表示n位二进制数，就需要n个触发器。n位二进制计数器所能表示的状态数最多为N=2n个，而所能表示的最大十进制数为2n-1个。如n=4，则状态数最多为16个，最大十进制数为15。返回 1.异步二进制加法计数器所谓异步,是指当多位触发器发生状态变化时,在时间上不同步。其原因是各触发器的时钟脉冲端没有连接在一起，这一点可从下面的异步方式四位二进制加法计数器的工作原理中加深体会。返回 0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000C二进制数Q3Q2Q1Q0十进制数四位二进制加法计数器状态表返回 Q3Q2Q1Q0JJJJKKKK计数脉冲CRD清零Q3Q2Q1Q0C12345678910111213141516由主从型JK触发器组成的四位异步二进制加法计数器QQQQ返回 2.同步二进制加法计数器Q2Q3Q1Q0JJJJKKKK清零计数脉冲J0=K0=1;J1=K1=Q0;J2=K2=Q1Q0;J3=K3=Q2Q1Q0;F0F1F2F3返回 Q3Q2Q1Q0C12345678910111213141516各触发器的状态变换与时钟脉冲同步返回 例1:分析图示逻辑电路的逻辑功能,说明其用途.设初始状态为“0000”。JJJKKK清零计数脉冲Q2Q1Q0F0F1F2返回 解：分析：从各触发器的C端连接来看，这是一个异步工作方式的计数器。其中，F0和F2的C与计数脉冲相连，F1的时钟端C=Q0，即F1只有在Q0的状态从1变为0时才能翻转。（1）各J、K端的逻辑式（Q0每从1变为0时，翻转一次）Q1返回 （2）列表注意到F1只有在Q0的状态从1变为0时才能翻转C012345K2111111J1111111J2000100K1111111J0111101K0111111Q2Q1Q0000001010011100000返回 这是一个五进制的异步加法计数器。时序图如下CQ0Q1Q212345返回 10.3.2十进制计数器用四位二进制数来代表十个十进制数码0～9四位二进制数共有16个状态，用于代表0～9时会多余出6个状态。编码方式的不同，决定了状态的取舍。最常用的编码方式为8421码返回 8421码十进制加法计数器的状态表0000001000112001023001134010045010156011067011178100089100191000000CQ3Q2Q1Q0十进制数返回 Q3Q2Q1Q0JJJJKKKK计数脉冲J0=K0=1；J1=Q3Q0，K1=Q0；J2=K2=Q1Q0；J3=Q2Q1Q0，K3=Q01.同步十进制加法计数器返回 J0=K0=1；J1=Q3Q0，K1=Q0；J2=K2=Q1Q0；J3=Q2Q1Q0，K3=Q0C012345678910J3K3J2K2J1K1K0J0Q3Q2Q1Q0000000010010001101000101011001111000100100000000001101001111000000110111111100000011010011110000001111111111000000110100001100000011返回 S9（1）CT74LS2901234567141312111098S9（2）Q2Q1Q3Q0C0C1R0（1）R0（2）UCCGND×R0（1）R0（2）S9（1）S9（2）Q3Q2Q1Q0110××0×11×0×00×0×0××0×00×00001001计数计数计数计数CT74LS290的管脚图和功能表2.二－五－十进制计数器返回 Q3Q2Q1Q0F3F2F1F0&&C0C1JKJKKJJKS9(1)S9(2)R0(1)R0(2)CT74LS290的内部逻辑图返回 1.只接C0时,由Q0输出,为一位二进制计数器。2.只接C1时，由Q3、Q2、Q1输出，为五进制计数器。3.将Q0与C1连接,由C0输入计数脉冲,可得十进制计数器。4.利用“反馈清零法”,可得到小于十的任意进制计数器。逻辑功能返回 用反馈清零法将CT74LS290连接成6进制计数器。Q3Q2Q1Q0C0C1S9(1)S9(2)R0(1)R0(2)1.首先将Q0与C1连接组成十进制计数器。2.将置位端接0,Q2和Q1端反馈至清零端。例2：返回 原理分析：设初始状态为00001.因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数状态，从0000开始计数。2.当第五个计数脉冲过后，输出为0101。再来一个计数脉冲时，输出变为0110，由于Q1和Q2分别接R0(1)和R0(2)清零端，所以0110这个状态，刚一出现，马上又变为0000。返回 10.4单稳态触发器10.4.1CMOS积分型单稳态触发器+UDD11ARuo1uiuoC返回 5K5K5K8+UCC562731GND41GND2低电平触发端3输出端4复位端6高电平触发端7放电端8正电源端5～18VC1C210.4.2由555集成定时器组成的单稳态触发器1.555集成定时器返回 2.由555定时器组成的单稳态触发器5K5K5K8+UCC5627314+UCC+UCC0.01µFuiu0RCucucuiu0tpttttp=RCln3=1.1RCC1C2返回 单稳态触发器的主要用途:1.用作定时控制,改变RC参数大小,可改变输出高电平时间宽度,即改变定时时间.2.用于脉冲整形。返回 10.5多谐振荡器10.5.1RC环形振荡器111uoRRSC返回 10.5.2由555定时器组成的多谐振荡器8+UCC56315K5K5K274+UCC+UCCR2R1CuoucC1C2返回 ucuotp1tp21.上电初期,电容电压小于,比较器2输出低电平,使触发器输出高电平。放电管截止。2.电容充电使电压uc上升到大于时，比较器1输出低电平，使触发器输出低电平。放电管导通，电容放电使电压uc下降。3.当电压下降到时，比较器2输出低电平使触发器又输出高电平，放电管截止，电容电压重新因充电而重新上升。重复步骤1。tt返回 振荡频率的计算：tp1:uc从上升到所需的时间为tp1tp2:uc从下降到所需的时间为tp2振荡周期:振荡频率:返回 15346872555+UCCuo占空比可调的多谐振荡器返回 ucuotp1tp2tt占空比返回 应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。返回 CLRDCPQCLRDCPQCLRDCPQCLRDCPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零USC74LS175管脚图返回 +5V1D2D3D4DCLRCP&1&2&3清零CP抢答前先清零0输出为零发光管不亮返回 D1D2D3D4CLRCP+5V&1&2&2清零CP1反相端都为11开启返回 D1D2D3D4CLRCP&1&2&2清零CP+5V若第一个按钮被按下=1=000被封死这时不响应其它按钮的动作 结束第10章返回'